大平さんのＨＰの回路を参考に、モディファイした回路を考えてみました。保護回路のラッチシステムはすごく参考になりました。P-chのFETは一般的には入手が難しい可能性あるので、あえてＴＲで組んでみました。基板サイズは、８０mmＸ１５０mmを想定してますが・・・かなりギュウギュウになりそうです。
過電流検出のＴＲのＱ１２、Ｑ１９のＢとＥが逆でした。ＣＦＢ電源でＤ６で起動できるか？Ｑ１５のＢとＥに１００Ω入れれるようにしておくか？この場合は、Ｄ６は、Ｑ１６のＢに接続がよいのでは？Ｑ１４、Ｑ１７、Ｑ２１、Ｑ２２、ＰＨ２の耐圧が不足なのでは？遅延回路のＶＳＳ側は、ＧＮＤに変更するかなぁ